# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-075981

(43) Date of publication of application: 15.03.2002

(51)Int.CI.

H01L 21/314

H01L 21/316 H01L 21/768

(21)Application number : 2001-189162

(71)Applicant: TEXAS INSTR INC <TI>

(22)Date of filing:

22.06.2001

(72)Inventor: SWANSON LELAND S

JACOBS ELIZABETH G

(30)Priority

Priority number : 2000 213300

Priority date : 22.06.2000


Priority country: US

# (54) SEMICONDUCTOR DEVICE PROTECTIVE FILM HAVING POLYMER MATERIAL AND INTENSIFIED ADHESION AND ITS MANUFACTURING METHOD

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide an integrated circuit having a low-stressed thin protective film having a polymer material usable for packaging semiconductor devices and an intensified adhesion in passivation film layers.

SOLUTION: A protective film of an integrated circuit contains materials deposited by PECVD process in the following order: a thin film of silicon dioxide, a layer of silicon nitride, silicon nitride oxide, or silicon carbide and a very thin topmost layer of silicon oxide.



[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-75981 (P2002-75981A)

(43)公開日 平成14年3月15日(2002.3.15)

(51) Int.Cl.7		識別記号	FΙ		Ť	-7]-ド(参考)
H01L	21/314		H01L	21/314	M	5 F O 3 3
	21/316			21/316	X	5F058
	21/768			21/90	K	

### 審査請求 未請求 請求項の数2 OL (全 8 頁)

(21)出願番号	特願2001-189162(P2001-189162)	(71)出顧人	590000879
(22)出顧日	平成13年6月22日(2001.6.22)		テキサス インスツルメンツ インコーポ レイテッド
(31)優先権主張番号	60/213300		アメリカ合衆国テキサス州ダラス, ノース セントラルエクスプレスウエイ 13500
(32)優先日	平成12年6月22日(2000.6.22)	(72)発明者	•
(33)優先権主張国	米国 (US)		アメリカ合衆国 テキサス州 75070 マッキニー メドウ リッジ サークル
			4811
		(74)代理人	100059959
			弁理士中村 稔 (外9名)


# 最終頁に続く

# (54) 【発明の名称】 重合体材料と増強された接着性を持つ半導体装置保護被膜及びその製造方法

#### (57)【要約】

【課題】 低ストレスで薄膜の、半導体装置のパッケージングに使用される重合体材料及びパシベーション膜層内の増強された接着性を持つ、保護被膜を有する集積回路を提供する。

【解決手段】 集積回路の保護被膜は、PECV D処理により堆積された以下の順序の材料を含む:二酸 化シリコンの薄膜、窒化シリコン、酸化窒化シリコン、又は炭化シリコンの層、及び酸化シリコンの大変薄い最上層。



特闘2002-75981

#### 【特許請求の範囲】

【請求項1】増強された接着性の保護被膜を有する集積 回路であって、前記被膜は、

二酸化シリコンの第1層と、

**窒化シリコン、炭化シリコン、又は酸化窒化シリコンか** らなるグループから選ばれたシリコン化合物の第2層

大変薄い二酸化シリコンの膜を含む第3層と、 の薄膜層を有する集積回路。

【語求項2】バッケージングに使用される重合体材料及 10 び族験の層間の増強された接着性を持つ保護被職を有す るリード付き表面突験半導体装置を形成する方法であっ τ.

製造された集積回路を含む1つ又は複数の半導体ウェハ をプラズマ堆積反応室に内に置き、

PETEOS(プラズマ増強テトラエチルオルソ・シリ ケート)プロセスを使用した二酸化シリコン層の維請前 に、室を排気し、

ガス供給を、シラン、窒素及びアンモニアを含むものに を使用し、窒化シリコンの層を堆積し、

ガス供給を変えて、PETEOSプロセスを使用して、 二酸化シリコンの薄膜を維養し、ホトレジストを塗布 し、接着パッド及び/又は他の関口を光パターン化し、 そして乾式食刻プロセスを使用して保護被膜内に開口を エッチングする。

各ステップを含む方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に半導体装置 30 に関し、より詳細には集積回路上の保護被膜(オーバー コート〉に関する。

#### [0002]

【従来の技術】集積回路(IC)は典型的に、チップと して知られる。半導体基板上に製造される。そして最も 普通の基板はシリコンから作られている。シリコン・チ ップは普通、チップの入力/出力接点間のピッチ又は距 離を効果的に拡大する役割を有し、印刷回路基板に取付 けるに適するようにし、そして!Cを機械的及び環境的 損傷から保護するためのバッケージに組立てられる。不 40 都合なことに、その保護を与えることを意図したバッケ ージが時々、装置の故障に寄与する。それはVLS!チ ップを収容するある表面実装パッケージがチップとモー ルディング化合物との間の境界の劣った接着性のため、 剥がれを生ずるような場合である。プラスチックにより 吸収された水分から生ずる、剥がれた境界での蒸気圧の 急遠な増加、及びパッケージを印刷配線基板にはんだ付 けする急速な過熱が、バッケージ割れ、接続ワイヤ破 損、その他のストレスに関係する故障として出現する故 随を発生する。

【0003】最近、半導体業界は、より典型的な入力及 び出方(1/0) 端子の周辺がモールドされたプラスチ ック・バッケージ内の封じこめられたリード・フレーム に取付けられたものに対してエリア・アレイ・フォーマ ットなどの、減少されたバッケージの大きさを導入して いる。これらエリア・アレイ集合体はチップ・スケール ·バッケージ(CSP)である。この一例が、図1に示 されている。ワイヤ接着された又はフリップ・チップ・ ボール・グリッド・アレイ (BGA) バッケージ 及び ダイレクト・テップ取付け (DCA) では、チップがEP 刷回路基板に中間のパッケージを使用せずに直接に取付 けられている。しばしば、これらエリア・アレイ集合体 は、チップの入力/出力(I/O)接点からはんだを再 フローすることにより基板又はED刷回路(PC)基板に 取付けられたはんだバンプ又はボール11を有し、電気 的及び機械的接続の両方を行なっている。シリコン・チ ップ10と基板又はPC墓板12は異なる熱膨張係数 (CTE)を有するため、硬く、より小さいCTEのチ ップとより柔軟で、より高いCTEのPC基板の間のは 変えて、PECVD(プラズマ錯強化学蒸着)プロセス 20 んだ接続にストレスを生ずる。はんだの再フロー中に、 及び/又は!Cのオン及びオフを繰返すパワー時に熱膨 張係數の不一致により発生するストレスが生ずる。スト レスはしばしば1つ又は複数のはんだ接合の機械的な故 障を生じ、このため、製品の電気的な故障を生ずる。 【0004】はんだの疫労損傷を減少し、そして熱的に 導入されたストレスをより大きな面積に分配する試みの ため、重合体充填材又は「下方充填」封じ込め付15 が、液体形式で導入されて、はんだボールを取り囲み、 そしてチップ又はCSP10及びPCボード12の間の 空洞を充填する。典型的に、下方充填材はチップ端の近 くに注入されて、そして毛細管現象によりチップの下と はんだボールの回りに流れる。この「下方充填付」は、 時間、温度、紫外線照射又はそれらのある組合せによ り、硬い形に硬化される。

> 【0005】との「下方充填材」のプロセスは、局所化 されたストレス集中を生する装置下に取り込まれた空気 ボケット又は空隙16、接する表面の1又は複数に対す る下方充填材の劣った接着。そして退屈で時間を要する プロセスなど、これらには限定されない、役つかの欠点 を有する。粘性の下方充填材化合物、普通は無機のフィ ラーを有するエポキシ樹脂、がチップ上の保護被膜と、 基板表面及び/又ははんだバンプとの劣ったぬれから生 ずるチップ下の空隙の形成を生じないようにするため、 ゆっくりと順序良く導入される。

【0006】村科表面間の接着と劣ったぬれの効果は長 く研究されている。制御要素は、清浄さ、表面張力、ト ボログラヒフィ、及び接着剤の化学的性質である。

【0007】多くの半導体チップ製造業者のチップ・パ シベーイション又は保護被職(PO)の選択は、主とし 50 て移動イオンと汚染物質の侵入に対する優れた抵抗のた

め、窒化シリコンである。しかし、窒化シリコンは接着 とぬれのためにアクティブな場所を与えず、割れや剥が れを生ずるストレス・レベルを受ける。ストレスは堆積 技術により変わり、そしてストレスの量を制御してチッ ブ性能と信頼性の劣化を防ぐために圧縮力を与えるため に、集中した試みがなされた。

【0008】窒化シリコンの保護被膜のこれらの欠点の ため、チップ製造業者はしばしば、保護被膜の再上部に ポリイミドのパターン化された膜を塗布することを強い られた。図2a及び図2bは、チップ20上のポリイミ 10 譲渡漿のための製造方法提供することである。 下膜22を示す。ポリイミド膜22は、図25の通常の リード付きプラスチック・モールドされたパッケージ内 のモールデイング化合物26などの半導体パッケージン グに使用される重合体との、もしくは別のタイプのバッ ケージングの下方充填材又はポッティング化合物との、 接着を改良するために加えられる。ポリイミド22は窒 化シリコン又は他の薄膜PO(21)の最上部に塗布さ れてバターン化される。

【0009】図2aは、保護被膜21上にバターン化さ れたポリイミド被膜22を持ったチップ20の表面トポ 20 グフィをより詳細に示す。接着性に関しては、ポリイミ 下膜は、もし、滑らかで平面的な表面に十分な程度に厚 ければ、ネガティブな効果を有するであろう。薄い窒化 シリコン保護援購21はチップ回路24の輪郭を流れる が、より厚いポリイミド22は輪郭を弱めて、より平ら な表面にする。とのような滑らかな表面は、最適な接着 のための理想に適しているものではない。

【0010】ポリイミド膜の弾性率は典型的な無機膜よ りも高いが、より高い熱膨張係数と結合した厚膜は、剝 離又は曲げの結果を生ずることのできるウエハ上へのス 30 トレスを生じる。ポリイミドなどの有機膜は、無機膜の より大きな熱伝導性も好ましい高い熱的安定性も有しな

【0011】ポリイミド前駆体は、接着促進剤を前もっ て準備された又は代替的にそのような化合物がポリイミ ドの処方にふくまれている。ウエハの表面に塗布され る。そして、ポリイミドは光パターン化される。ポリイ ミドの処方には直接のパターン化を可能にする光感受性 剤を含んでも良いし、もしそうでなければ、肌のフォト レジスト・ステップが必要とされる。次に、膜は熱的ブ 40 ロセスにより硬化または架橋される。ポリイミドがとて も高価な化合物であるばかりではなく、処理が時間を要 し、高価で、そしてウエハ上の良いチップの歩留まりに 悪い影響を与えるであろう。

#### [0012]

【発明が解決しようとする課題】従って、半導体業界に おいては、モールデイング及び下方充填剤の化合物など の重合体と容易にぬれて、そして良い接着性を有する、 信頼性のあるチップ保護被膜、この被膜はチップ回路に ほとんどストレスを与えずそしてウエハ処理においてコ 50 及び埋め込まれた標造35を含んだ装置回路は、連続し

スト効率的であるもの、の必要性が存在する。 [0013]

【課題を解決するための手段】本発明の1つの目的は、 集積回路チップの組立てに使用される重合体材料に対し て良いぬれと接着性と同様に、層間の良い接着性を有す る信頼性がありコスト効率的なチップ保護被膜を提供す るととである。

【0014】本発明の1つの目的は、既存のウエハ製造 袋置及び材料を使用して、増強された接着性を持った保

【0015】本発明のさらなる目的は、チップ上のアク ティブ回路とメタライゼーションにほんの少しで副御可 能なストレスを与える熱的に安定なチップ保護被機を提 供することである。

【①①16】本発明の1つの目的は、優れた拡散降壁性 質を有するチップ保護被職を提供することである。

【①①17】本発明の1つの目的は、重合体波膜と比較 して改良された熱伝導性を有する無機のチップ保護皮膜 を提供することである。

【0018】本発明のこれらの目的は、以下の順序で材 料を含んだ集積回路装置上の保護被膜を提供することに より達成される:アクティブ回路及びメタライゼーショ ン上の5、000万至10、000オングストロームの 厚さの範囲の酸化シリコンの薄膜、約1,000万至 5、000オングストロームの厚さの窒化シリコン、酸 化窒化物又は炭化シリコンの層、及び500万至5,0 ① ①オングストロームの厚さの範囲の酸化シリコンの上 接着層。この複合被膜は、シリコン・ウェハ上へガス成 分、及び反応室内のプロセス変数を変えるが、追加のウ エハの取扱いをしない、プラスマ増強化学蒸音により製 造される。入力/出力端子のための開口が光パターンさ れて、堆積された被膜層内に食刻される。

【0019】二酸化シリコンの第1及び第3の層は、窒 化物により加えられたストレスを制御する機能を有し、 優れた誘電体性質を与え、そして被膜層間と半導体装置 の組立てに使用される宣合体との両方の接着を可能にす る。窒化シリコン、炭化シリコン、又は酸化窒化物の膜 は、移動するイオン又は汚染物質の侵入に対する障壁と して使用される。

【0020】本発明の前述及び他の目的、特徴及び利点 は、以下の添付図面を参照にした本発明の好適な実施の 形態の詳細な説明からより明らかとなる。

#### [0021]

【発明の実施の形態】図3は、本発明による保護被膜標 進31を有する半導体チップ30の一部の断面図を示 す。いくつかの新規な特徴が、信頼性の有る、保護被膜 の複数の誘電体層間とチップのパッケージングに使用さ れる重合体材料との両方へ良い接着性を有する高性能装 置に貢献している。図3において、金属相互接続線34

て形成された以下の薄膜層を含むパシベーション又は保 譲渡膜(PO)により覆われる;二酸化シリコンの膜3 11. シリコン化合物、好ましくは、窒化シリコン又は 代替的にシリコンの酸化窒化物又は炭化物、の第2諸電 体層312、及び二酸化シリコンの大変薄い最終又は最 上層313である。これらの層は、外部の接点又は他の 装置の要求 (図示しない) のために必要な関目のバター ンを有する。

【0022】誘電体材料層は、普通、導電層間の電気的 の構造を保護する機能を有する。これに加えて、連続し た層の構成は、層のいずれか1つが損傷を受けた時で も、例えば、小さな割れの形成により、装置の保護を保 証する。従って、重なる層間に完全な接着性を有すると とがどの領域でも大切である。

【0023】第1層311は、5,000万至10.0 0 0 オングストロームの厚さの範囲の二酸化シリコンで ある。二酸化シリコンという言葉、厳格な化学量の酸化 シリコンをさすものではない。すなわちもS 1 [x]O 造31の第2層のストレスを緩和し、及び装置回路のた めの優れた誘電体パンペーションを与える両方の役割を 有する。第1層311及び第3層313の両方の二酸化 シリコンは中間又は障壁312層への接着を与える。さ らに、二酸化シリコンの第1層はチップの回路又はメタ ライゼーション上にほとんど又は全く張力ストレスを与 えず、窒化シリコン層から下の回路へのストレスを切離 す役目を果たす。

【0024】好適な実施の形態において、窒化シリコン 又は障壁層312は、移動イオン、水分及び他の汚染物 30 質に対して優れた保護を与える。これは、酸化物層31 1.313と組合せられて、既存の技術によるより厚い 窒化物徴膜に等しい。本発明において、1, ()()()乃至 5、000オングストロームの厚さは、障壁又は第2層 に対して十分である。

【0025】第2の実施の形態では、保護皮膜312の 第2層は、シリコンの酸化窒化物である。さらに、第3 の実施の形態では、第2層は炭化シリコンである。酸化 窒化物は、選択された光送信が必要な特別な装置のタイ プにおいて好まれる。炭化シリコンは、とても高い熱伝 40 導性を有することで良く知られており、PO層として、 チップの表面を横断する回路から発生された局所化され た熱を発散し、及び回路から外界へ熱を持ち去る手段を 与える、2つの役割を有する。優れた障壁特性を有し且 つストレスが堆積パラメータにより容易に制御できる炭 化シリコンの薄膜を与える技術が開発されている。

【0026】第2又は障壁層のために遺ばれたシリコン 化合物は厳格に化学置機成を指すものではなく。その代 り、実質的に前述の化合物を含んだ混合物及び業界にお いて理解されるような混合物を指す。

【0027】第3の又は最上の酸化層は彼膜の重合体材 料への接着性のかぎとなる。500乃至5、000オン グストロームの範囲の大変薄い膜だけが、下の窒化物へ の接着のためのアクティブ場所、及び低い表面張力を有 する露出された表面と重合体とシリコン酸化物。下方充 填材とプラスチック・モールディング化合物に使用され るエポキシなど、へのぬれと接着のためのアクティブ場 所を与えるのに必要である。シリコン酸化物、例えば、 Si‐Ox、Si‐OH及びさまざまな形のシラン反応 絶縁を与える機能、及び汚染物質に対して集積回路の下 10 生成物が、下方充填材及びプラスチック・モールディン グ化合物に使用されるエポキシなどの重合体ための接着 促進符として、当業者により良く認識されている。(米 国特許5,795,821及び米国特許5,418,1 89) 前述したように、材料間のぬれ及び接着性の制御 ファクターは、清浄さ、表面張力、トポグラフィ. 及び 接着剤の化学的性質と認識されている。

【0028】図3から、薄膜の増強接着被膜31は下に ある回路構造のトポグラフィに従う。これにより、不規 則な生地を有する露出した表面が与えられる。接着性は [2-x]。との層は、窒化シリコン、又は保護候膜棒 20 粗くテクチュアな表面が、滑らかで平面的な表面とは反 対に、接着性を増強することが認識されている。

> 【0029】接着性增強保護被膜の重要な利点が、既知 のウエハ処理技術及び業界中で用いられている自動化と の互換性のプロセスにより与えられる。図4 a 乃至図4 dは、図3に示されるような被膜31の製造ステップを 示す。図4.8において、バターン化された集績回路4.4 を有し、最上金属相互接続45レベルを含むシリコン・ ウエハ40は プラズマ増強された化学蒸着室内に置か れる。矢印401で示される標準のPETOS(プラズ マ増強テトラエチルオルソ・シリケート) プロセスを使 用して、500万至10、000オングストロームの厚 さの範囲の酸化膜411が維請される。図40の詳細な 図において示されるように、ガス源がシランと窒素及び /又はアンモニアを含むために変えられて、矢印402 により示されるPECVDプロセスで、1,000万至 5、000オングストロームの厚さの範囲の窒化シリコ ン412の順を維誦する。窒素額が除去されて、そして 図4cにおいて、標準のPETOSプロセス401を使 用して、酸化物413の最終の薄い層が加えられる。ウ エハは室から取除かれて、ホトレジスト403が塗布さ れて、装置に必要な接着バッド48及び/又は他の関ロ を翠呈するために光パターンされる。パターンは、装置 上の接着パッド及び他の開口から保護被膜層を除去する ために気体乾式エッチング・プロセス404を使用して 好ましくは食刻される。代替的に、POを食刻するため に緩衝されたフッ化水素酸を用いた湿式エッチングが使 用される。

【0030】第2の実施の形態、二酸化シリコン、酸化 窒化シリコン、及び二酸化シリコンの保護被膜層を有す 50 る装置、の製造は、酸素が窒素、シラン及びアンモニア

と共に第2層の維備プロセス中に導入される点で上記の ものと異なる。酸化窒化シリコンのためのプロセスは葉 界中に、特にEPROM装置のために、知られていて使 用される。被膜の第1及び第3層のためのプロセスは上 記のものと変わりがない。

【0031】二酸化シリコン、炭化シリコン、及び二酸 化シリコンの層を含んだ第3の実施の形態の保護核膜の 製造は、炭化シリコンの第2層のために、Ar又はHe をキャリア気体として一緒に、シラン/メタン、トリメ チルシラン、テトラメチルシラン、又は他の有機シラン 10 1. 増強された接着性の保護被膜を有する集補回路であ 気体が瀕気体である点で、第1の実施の形態と異なる。 再び、第1及び第3層はPETEOSプロセスを使用し た二酸化シリコンである。

【0032】 各総論及びバターン化プロセスは半導体業 界中で良く知られていて、その装置が広く使用されてい る。組合せられた連続プロセスが、膜層間の良い接着性 と同様にICパッケージ組立体に使用される宣合体への 増強された接着性とを有し、回路への最小のストレスを 有し、従って、強く、低欠陥のチップ・パシベーション を与える、独特なPO標道を形成する。

【0033】連続した綾膜層のプラズで増強化学蒸着 (PECVD) は、単一の室内で順次に膜を層として堆 補することにより、余分なウエハ取扱いを無くしてい る。プラズマ増強化学蒸着を使用したプロセスは、室内 の雰囲気制御の関数として、清浄で汚染されていない層 間の表面を与える。従って、複数層間の接着を促進す る。さらに、PECVDは、取扱いなしの連続した堆積 により、そして開口を食刻するために単一の光バターン 化ステップにより、プロセス・サイクル・タイムを最適 化する。

【0034】本発明の完全に無機の接膜は、バッケージ ング重合体への増強された接着の装置性能の利点のみな らず、450度Cを超える大変高い温度安定性をも有 し、そして、既存の増強された表面接着PO技術と較べ て、改良された熱伝導性を育する。特に、炭化シリコン の第2又は障壁層を有する実施の形態は、良い熱伝導性 を与え、そして高パワー回路に応用できる。

【0035】図5は、本発明のフリップ・チップ組立体 を示す。二酸化シリコン511、窒化シリコン513、 及び二酸化シリコン513の順次に維積された保護被膜 40 を有する集積回路装置50が、はんだボール53を使用 して基板52に取付けられている。重合体の下側充填化 台物55は、保護被膜の酸化物表面513に完全にぬれ ていて、そして劣った接着性により生ずる空隙が下側充 鎮には存在しない。

【0036】図6に、別の実施の形態がリード付きプラ ステック・モールド・バッケージの断面図で示されてい る。ここでは、本発明の複数層の保護被膜61がモール デイング化合物65へ増強した接着性を有する。 この接 者は、チップ69の角において特に有利である。そこ

は、プラスチックの剥離がチップ金属構造の剪断及び/ 又は接着ワイヤの疫労を生ずる。

【0037】以上、本発明がいくつかの好適な実施の形 態に関して説明されたが、本発明の範囲を説明された特 定の形に限定する意図はない。逆に、特許請求の範囲に より定義される本発明の範囲の中に含まれるよう代替 物、修正、及び均等物を含むことを意図している。

【0038】以上の記載に関連して、以下の各項を開示 する。

って、前記波膜は、二酸化シリコンの第1層と、窒化シ リコン、炭化シリコン、又は酸化窒化シリコンからなる グループから遺ばれたシリコン化合物の第2層と、大変 薄い二酸化シリコンの膜を含む第3層と、の薄膜層を有 する集績回路。

【0039】2、前記第1層が、5、000万至10。 (0) 0オングストロームの厚さの範囲にある1項に記載 の集積回路。

- 3. 前記第2層が、1,000乃至5,000オングス 20 トロームの厚さの範囲にある1項に記載の集積回路。
  - 4. 前記第3層が、500乃至5,000オングストロ ームの厚さの範囲にある1項に記載の集積回路。
  - 5. 前記層が、プラズマ増強化学蒸着により堆積されて いる1項に記載の集積回路。
  - 6. 前記第3層が、重合体材料への強い接着性を有する 1項に記載の集積回路。
  - 7. 前記被膜が、450度C以上で熱的に安定である1 項に記載の集積回路。
- 8. 前記保護援験が、水分、移動イオン、及び他の汚染 30 物質の侵入に対しての障壁である1項記載の集積回路。
  - 9. 前記第1及び第3酸化層が、前記第2誘電体層に強 い接着性を有する1項記載の集積回路。

【0040】10. パシベーション膜であって、二酸化 シリコンの第1層と、窒化シリコン、炭化シリコン、又 は酸化窒化シリコンからなるグループから選ばれたシリ コン化合物の第2層と、の薄膜層を有するパシベーショ ン驥。

【りり41】11. 重合体材料への増強された接着性を 持つ保護被膜を有するフリップ・チップ半導体装置であ って、アクティブ回路と相互接続を持った第1表面を有 する集補回路と、二酸化シリコンの層、窒化シリコン、 炭化シリコン、又は酸化窒化シリコンからなるグループ から遺ばれたシリコン化合物を含む第2誘電体層、及び 二酸化シリコンの薄い第3層を含み、前記第1表面に上 に堆積されてバターン化された保護被膜と、下側充填重 台体と、はんだボール接点を有する基板と、を含む半導 体装置。

- 12. 前記装置がBGAバッケージである11項に記載 の半導体装置。
- 50 13. 前記装置がCSPである11項に記載の半導体装

(6)

置。

【0042】14. 宣合体材料への増強された接着性を 持つ保護被膜を有するリード付き家面実装半導体装置で あって、アクティブ回路と相互接続を持った第1表面と リード・フレームに取付けられた第2表面を有する集績 回路と、二酸化シリコンの層、窒化シリコン、炭化シリ コン、又は酸化窒化シリコンからなるグループから選ば れたシリコン化合物を含む第2誘電体層、及び二酸化シ リコンの薄い第3層を含み、前記第1表面に上に始積さ チップ上の接着バッドを接続するワイヤ接着と、増強さ れた接着性の保護被膜、接着ワイヤーリード・プレーム の内側リートと共に前記集積回路を封じ込めるエポキシ 宣合体を含んだモールディング化合物と、を含む半導体

【0043】15、パッケージングに使用される重合体 材料及び彼順の層間の増強された接着性を持つ保護被膜 を有するリード付き表面実験半導体装置を形成する方法 であって、製造された集積回路を含む1つ又は複数の半 導体ウェハをプラズマ堆積反応室に内に置き、PETE 20 OS(プラズマ増強テトラエチルオルソ・シリケート) プロセスを使用した二酸化シリコン層の堆積前に、室を 绯気し、ガス供給を、シラン、窒素及びアンモニアを含 むものに変えて、PECVD(フラズマ増強化学蒸着) プロセスを使用し、窒化シリコンの層を堆積し、ガス供 給を変えて、PETEOSプロセスを使用して、二酸化 シリコンの薄膜を堆積し、ホトレジストを塗布し、接着 バッド及び/又は他の脚口を光パターン化し、そして乾 式食刻プロセスを使用して保護被膜内に関口をエッチン グする、各ステップを含む方法。

【0044】16. バッケージングに使用される重合体 材料及び被膜の層間の増強された接着性を持つ保護被膜 を有するリード付き表面実装半導体装置を形成する方法 であって、製造された集積回路を持った1つ又は複数の 半導体ウエハをプラズマ維積反応室に内に置き、PET EOS(プラズマ増強テトラエチルオルソ・シリケー ト)プロセスを使用した二酸化シリコン層の堆積前に、 室を排気し、ガス供給を、シラン、窒素、酸素及びアン モニアを含むものに変えて、PECVD(プラズマ増強 化学蒸者)プロセスを使用し、酸化窒化シリコンの層を 40 図。 堆積し、ガス供給を変えて、PETEOSプロセスを使 用して、二酸化シリコンの薄膜を堆積し、ホトレジスト を塗布し、接着バッド及び/又は他の開口を光パターン 化し、そして乾式食刻プロセスを使用して保護核膜内に 関口をエッチングする、各ステップを含む方法。

【0045】17、パッケージングに使用される重合体 材料及び彼膜の層間の増強された接着性を持つ保護彼膜 10

を有するリード付き表面実装半導体装置を形成する方法 であって、PETEOS(プラズマ増強テトラエチルオ ルソ・シリケート》プロセスを使用した二酸化シリコン 層の堆積前に、室を排気し、ガス供給を、シラン/メタ ン、又はトリメグル又はテトラメチル・シランなどを含 むものに変えて、PECVD (プラズマ増強化学蒸者) プロセスを使用し、炭化シリコンの層を堆積し、ガス供 給を変えて、PETEOSプロセスを使用して、二酸化 シリコンの薄膜を堆積し、ホトレジストを塗布し、接着 れてパターン化された保護後膜と、リード・フレームへ 10 パッド及び/又は他の関口を光パターン化し、そして乾 式食刻プロセスを使用して保護皴膜内に関口をエッチン グする、各ステップを含む方法。

> 【0046】低ストレスで薄膜の、半導体装置のバッケ ージングに使用される重合体材料及びパシベーション膜 層内の増強された接着性を持つ保護被膜を有する集論回 |踏であって、PECVD処理により維積された以下の順 序の材料を含む:二酸化シリコンの薄膜、窒化シリコ ン、酸化窒化シリコン、又は炭化シリコンの層、及び大 変薄い最上層の酸化シリコン。

#### 【図面の簡単な説明】

【図1】(従来技術)下方充填材を持ったチップ・スケ ール・バッケージを示す断面図

【図2a】(従来技術)保護被膜上にポリイミド接着層 を有するチップ表面を示す断面図。

【図2り】(従来技術)ポリイミド膜を有する半導体装 置を収納したリード付きプラスチック・バッケージを示 す一部断面図。

【図3】本発明の連続した保護被膜層を示す断面図。

【図4a】本発明の増強された接着性の保護被膜の製造 30 流れを示す断面図。

【図4 b】本発明の増強された接着性の保護被膜の製造 流れを示す断面図。

【図4c】本発明の増強された接着性の保護被膜の製造 流れを示す断面図。


【図4d】本発明の増強された接着性の保護被膜の製造 流れを示す断面図。

【図5】PO(保護被膜)と下方充填材との間の増強さ れた接着性を有するフリップ・チップ組立体の断面図。

【図6】本発明のモールドされた半導体装置の一部断面

#### 【符号の説明】

- 30 半導体チップ
- 31 保護被職權造
- 311 二酸化シリコン層(第1層)
- 312 第2誘電体層
- 313 二酸化シリコン層 (第3層)



(8)

待開2002-75981

フロントページの続き

(72) 発明者 エリザベス ジー ジェイコブズ アメリカ合衆国 テキサス州 75080 リ チャードソン リッジビュー ドライヴ

Fターム(参考) 5F033 QQ09 QQ10 QQ11 QQ19 RR04 RR06 RR08 SS04 SS15 TT02 VV07\_XX12 5F058 BD02 BD04 BD10 BD15 BF07 BF23 BF25 BF30 B303